本发明涉及半导体技术领域，具体而言，涉及一种功率器件的制备方法和一种功率器件。

　　目前，功率器件被广泛应用于手机基站、广播电视和微波雷达等领域，功率器件为射频横向双扩散金属氧化物半导体时，在射频横向双扩散金属氧化物半导体中有防静电二极管单元，该防静电二极管单元对功率器件具有防静电保护的作用。相关技术中的功率器件的结构如图1所示，通常采用自对准工艺形成金属硅化物，但是，在形成金属硅化物的同时，防静电二极管单元的多晶硅层上也会有形成金属硅化物的风险，当多晶硅层上形成金属硅化物时，防静电二极管单元对功率器件的的防静电保护作用就失效，另外，在相关技术中，在防静电二极管单元的P型基区中注入P型离子以形成N+/P-结，但是N+/P-结的放电能力并不是很好，导致防静电二极管单元对功率器件具有防静电保护的效果不好。

　　因此，如何避免防静电二极管单元的多晶硅层上形成金属硅化物而导致防静电二极管单元对功率器件的防静电保护的作用失效，以及提升防静电二极管单元的防静电保护的效果，以保证功率器件的可靠性，成为亟待解决的问题。

　　本发明正是基于上述问题，提出了一种新的功率器件的制备方案，有效地避免了在防静电二极管单元的多晶硅层上形成金属硅化物而导致保证防静电二极管单元的防静电保护作用失效，同时提升了防静电二极管单元的防静电保护的效果，从而保证功率器件的可靠性。

　　在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层；在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构；在形成N型基区后，依次形成体区、漂移区、漏区、源区和P型离子区，以完成所述功率单元的制备；在完成所述功率单元制备后，在所述N型基区依次形成阴极离子区、阳极离子区、氧化层和金属硅化物，以完成所述防静电二极管的制备，进而完成所述功率器件的制备。

　　在该技术方案中，通过形成功率单元和包括N型基区的防静电二极管单元，不仅避免了在防静电二极管单元的多晶硅层上形成金属硅化物而导致保证防静电二极管单元的防静电保护的作用失效，还提升了防静电二极管单元的防静电保护的效果，具体地，形成的N型基区使得在后续的氧化过程中能形成更厚的氧化层保护层，从而避免了在后续的工艺中防静电二极管单元对应的多晶硅层与金属发生反应而生成不必要的金属硅化物，进而避免了防静电二极管单元的防静电保护的作用失效，另外，由于N型基区的离子引入的是电子，P型基区引入的离子时孔穴，且电子的迁移率比孔穴要高很多，因此，形成的N型基区比相关技术中的P型基区的放电能力更强，从而使N型基区的防静电二极管单元相对于相关技术中的P型基区的防静电二极管单元具有更强的防静电保护的效果，进而提升了功率器件的可靠性。

　　在上述技术方案中，优选地，在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层，包括以下具体步骤：对所述外延层的指定区域进行驱入处理，以形成所述下沉区，其中，所述下沉区的一侧作为制备所述防静电二极管单元的静电防护区，所述下沉区的另一侧作为制备功率单元的有源区。

　　在该技术方案中，通过在基底上形成外延层和下沉区，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层，还包括以下具体步骤：通过选择性氧化工艺在所述静电防护区对应的外延层上形成所述场氧化层；通过热氧化工艺和/或化学气相淀积工艺在所述有源区对应的外延层上形成所述栅氧化层。

　　在该技术方案中，通过在静电防护区的外延层上形成场氧化层，在功能区的外延层上形成栅氧化层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：在所述场氧化层和所述栅氧化层上，依次形成多晶硅层和氮化硅层；对所述多晶硅层和所述氮化硅层进行图形化处理，以在所述静电防护区形成对应的多晶硅基层结构及其氮化硅牺牲层，以及在所述有源区形成硅栅结构及其氮化硅掩膜；去除所述氮化硅牺牲层；通过所述氮化硅掩膜和所述栅氧化层，对去除所述氮化硅牺牲层的上述多晶硅基层结构进行N型离子注入，并进行退火处理，以形成所述N型基区。N型基区

　　在该技术方案中，通过对去除氮化硅牺牲层的上述多晶硅基层结构进行N型离子注入，并进行退火处理，以形成N型基区，完成了防静电二极管单元的制备，从而使N型基区不仅保证了防静电二极管单元对功率单元具有防静电保护作用，还加强了防静电二极管单元的防静电保护的效果，进而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，进行N型离子注入，包括以下具体步骤：采用磷离子和/或砷离子对所述多晶硅基层结构进行离子注入，其中，离子注入的剂量范围在1E13～1E14/cm2之间，离子注入的能量范围在40～120KeV之间。

　　在该技术方案中，通过采用磷离子和/或砷离子对多晶硅基层结构进行离子注入，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：在形成所述漂移区的所述静电防护区和所述有源区形成氧化层保护层。

　　在该技术方案中，通过形成氧化层保护层，不仅可以激活源区、漏区和P型重掺杂区的离子，还可以在硅栅结构的两侧以及多晶硅基层结构的 表面形成足够厚的氧化层保护层，以便使氧化层保护层在后续的Silicide(硅化)工艺中阻止这些区域的硅与金属发生反应，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：在形成所述阴极离子区后，去除所述氮化硅掩膜层，以暴露出所述硅栅结构。

　　在该技术方案中，通过去除氮化硅掩膜层以暴露出硅栅结构，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在完成所述功率单元制备后，在所述N型基区依次形成阴极离子区、阳极离子区、氧化层和金属硅化物，还包括以下具体步骤：对去除所述氮化硅掩膜层的硅栅结构进行合金化处理，以形成金属硅化物结构层。

　　在该技术方案中，通过形成金属硅化物结构层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　本发明的另一方面提出了一种功率器件，采用上述任一项技术方案所述的功率器件的制备方法制备而成。

　　通过本发明的技术方案，通过形成具有N型基区的防静电二极管单元的功率器件，有效地避免了在防静电二极管单元的多晶硅层上形成金属硅化物而导致保证防静电二极管单元的防静电保护作用失效，同时提升了防静电二极管单元的防静电保护的效果，从而保证功率器件的可靠性。

　　图3至图10示出了根据本发明的一个实施例的功率器件的制备方法的原理示意图。

　　为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

　　在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

　　CQ9电子 CQ9电子游戏官网

　　如图2所示，根据本发明的一个实施例的功率器件的制备方法，包括：步骤202，在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层；步骤204，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构；步骤206，在形成N型基区后，依次形成体区、漂移区、漏区、源区和P型离子区，以完成所述功率单元的制备；步骤208，在完成所述功率单元制备后，在所述N型基区依次形成阴极离子区、阳极离子区、氧化层和金属硅化物，以完成所述防静电二极管的制备，进而完成所述功率器件的制备。

　　在该技术方案中，通过形成功率单元和包括N型基区的防静电二极管单元，不仅避免了在防静电二极管单元的多晶硅层上形成金属硅化物而导致保证防静电二极管单元的防静电保护的作用失效，还提升了防静电二极管单元的防静电保护的效果，具体地，形成的N型基区使得在后续的氧化过程中能形成更厚的氧化层保护层，从而避免了在后续的工艺中防静电二极管单元对应的多晶硅层与金属发生反应而生成不必要的金属硅化物，进而避免了防静电二极管单元的防静电保护的作用失效，另外，由于N型基区的离子引入的是电子，P型基区引入的离子时孔穴，且电子的迁移率比孔穴要高很多，因此，形成的N型基区比相关技术中的P型基区的放电能力更强，从而使N型基区的防静电二极管单元相对于相关技术中的P型基区的防静电二极管单元具有更强的防静电保护的效果，进而提升了功率器件的可靠性。

　　在上述技术方案中，优选地，在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层，包括以下具体步骤：步骤2021，对所述外延 层的指定区域进行驱入处理，以形成所述下沉区，其中，所述下沉区的一侧作为制备所述防静电二极管单元的静电防护区，所述下沉区的另一侧作为制备功率单元的有源区。

　　在该技术方案中，通过在基底上形成外延层和下沉区，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在制备有外延层的基底上依次形成下沉区、场氧化层和栅氧化层，还包括以下具体步骤：步骤2022，通过选择性氧化工艺在所述静电防护区对应的外延层上形成场氧化层；步骤2023，通过热氧化工艺和/或化学气相淀积工艺在所述有源区对应的外延层上形成所述栅氧化层。

　　在该技术方案中，通过在静电防护区的外延层上形成场氧化层，在功能区的外延层上形成栅氧化层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：步骤2041，在所述场氧化层和所述栅氧化层上，依次形成多晶硅层和氮化硅层；步骤2042，对所述多晶硅层和所述氮化硅层进行图形化处理，以在所述静电防护区形成对应的多晶硅基层结构及其氮化硅牺牲层，以及在所述有源区形成硅栅结构及其氮化硅掩膜；步骤2043，去除所述氮化硅牺牲层；步骤2044，通过所述氮化硅掩膜和所述栅氧化层，对去除所述氮化硅牺牲层的上述多晶硅基层结构进行N型离子注入，并进行退火处理，以形成所述N型基区。

　　在该技术方案中，通过对去除氮化硅牺牲层的上述多晶硅基层结构进行N型离子注入，并进行退火处理，以形成N型基区，完成了防静电二极管单元的制备，从而使N型基区不仅保证了防静电二极管单元对功率单元具有防静电保护作用，还加强了防静电二极管单元的防静电保护的效果，进而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，进行N型离子注入，包括以下具体步骤：步骤2044A，采用磷离子和/或砷离子对所述多晶硅基层结构进行离子注入，其中，离子注入的剂量范围在1E13～1E14/cm2之间，离子注入的能量范围在40～120KeV之间。

　　在该技术方案中，通过采用磷离子和/或砷离子对多晶硅基层结构进 行离子注入，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：步骤2045在形成所述漂移区的所述静电防护区和所述有源区形成氧化层保护层。

　　在该技术方案中，通过形成氧化层保护层，不仅可以激活源区、漏区和P型重掺杂区的离子，还可以在硅栅结构的两侧以及多晶硅基层结构的表面形成足够厚的氧化层保护层，以便使氧化层保护层在后续的Silicide工艺中阻止这些区域的硅与金属发生反应，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在所述场氧化层上依次形成所述防静电二极管单元的N型基区和所述功率单元的硅栅结构，还包括以下具体步骤：步骤2046，在形成所述阴极离子区后，去除所述氮化硅掩膜层，以暴露出所述硅栅结构。

　　在该技术方案中，通过去除氮化硅掩膜层以暴露出硅栅结构，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　在上述技术方案中，优选地，在完成所述功率单元制备后，在所述N型基区依次形成阴极离子区、阳极离子区、氧化层和金属硅化物，还包括以下具体步骤：步骤208A对去除所述氮化硅掩膜层的硅栅结构进行合金化处理，以形成金属硅化物结构层。

　　在该技术方案中，通过形成金属硅化物结构层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

　　本发明的另一方面提出了一种功率器件，采用上述任一项技术方案所述的功率器件的制备方法制备而成。

　　通过本发明的技术方案，通过在功率器件上形成N型基区的防静电二极管单元，不仅保证了N型基区的防静电二极管单元对功率器件具有防静电保护的作用，还加强了防静电二极管单元的防静电保护的效果。

　　如图3所示，形成外延层104和下沉区105，包括以下具体步骤：提供一个带有外延层104的硅的基底103，定义下沉区105，并对下沉区 105进行驱入。

　　如图4所示，形成场氧化层106，包括以下具体步骤：定义下沉区105的一侧作为制备防静电二极管单元的静电防护区，且下沉区105的另一侧作为制备功率单元的有源区，采用的工艺为LOCOS(Local-Oxidation-of-Silicon，硅的局部氧化)生长场氧化层106，具体地，在硅片上生长一层垫氧化层，厚度在200埃～600埃之间，然后再沉积一层氮化硅，厚度在1000埃～3000埃之间，然后通过光刻和刻蚀，将静电防护区的氮化硅刻蚀掉，即保留有源区的氮化硅，然后生长场氧化层106，厚度在6000埃～30000埃之间，由于有源区有氮化硅的存在而不会生长场氧化层106，接下来就用热磷酸溶液去除氮化硅，用氢氟酸溶液去除垫氧化层。

　　如图5所示，形成栅氧化层107、多晶硅基层结构108、其氮化硅牺牲层109、硅栅结构1010及其氮化硅掩膜1011，包括以下具体步骤：生长栅氧化层107，并在场氧化层106和栅氧化层107上依次形成多晶硅层和氮化硅层，并对多晶硅层进行光刻和刻蚀，以在静电防护区形成对应的多晶硅基层结构108及其氮化硅牺牲层109，以及在有源区形成硅栅结构1010及其氮化硅掩膜1011，其中，栅氧化层107的厚度在100埃～300埃之间，多晶硅层的厚度在2000埃～4000埃之间，氮化硅层的厚度在200埃～1000埃之间。

　　如图6所示，去除氮化硅牺牲层109，包括以下具体步骤：用光刻和刻蚀工艺，对静电防护区对应的氮化硅牺牲层109进行刻蚀，以去除氮化硅牺牲层109，然后做N型离子注入。相关技术中，防静电二极管单元中的离子一般是P型的硼离子，能量在40～100Kev，剂量在1E13～1E14原子数/平方厘米，形成一个N+/P-的防静电保护的防静电二极管单元，而在本发明的技术方案中，防静电二极管单元中的离子采用N型的磷离子或砷离子，以形成P+/N-结的防静电保护的防静电二极管单元，该N型离子的能量在40～120Kev之间，剂量在1E13～2E14原子数/平方厘米之间，采用N型离子有两个好处，一是P+/N-结的放电能力比N+/P-结的放电能力更强，从而使N型基区的防静电二极管单元比相关技术中的P型基区的防静电二极管单元的防静电保护的作用更强，二是掺杂了N型离子的多晶硅层在后续形成氧化层保护层1017的过程中，能生长更厚的氧化层保护层1017，以防止多晶硅层在后续的Silicide工艺中与金属发生反应，生成不必要的金属硅化物，造成防静电保护的防静电二极管单元的失效。

　　CQ9电子 CQ9电子游戏官网

　　如图7所示，形成体区1012，包括以下具体步骤：用光刻和注入工艺，进行体区1012离子注入，之后做高温驱入，以形成体区1012。

　　如图8所示，形成漂移区1013、源区1014、漏区1015和P型重掺杂区重掺杂区1016、阳极离子区102和阴极离子区101，包括以下具体步骤：用光刻和注入工艺，分别进行漂移区1013离子、源漏离子和10P型重掺杂离子注入，以形成漂移区1013、源区1014和漏区1015(同时形成阴极离子区101)，以及P型重掺杂区1016(同时形成阳极离子区102)。

　　如图9所示，形成氧化层保护层1017，包括以下具体步骤：源漏退火，并生长约250埃～500埃的氧化层保护层1017，其中，生长氧化层保护层1017温度在800～1000摄氏度之间，时间在30～120分钟之间，通入氧气的流量在5～12升/分钟之间。形成氧化层保护层1017的目的包括，一是激活源漏离子和重掺杂离子，二是在硅栅结构1010的两侧以及多晶硅基层结构108的表面和两侧形成足够厚的氧化层保护层1017，以便在后续的Silicide工艺中阻止这些区域的硅与金属发生反应，但是，该氧化层保护层1017不能生长过厚，如果过厚，生长时间必然长，这样会让源漏离子横行扩散过多，引起源区1014和漏区1015的漏电，同时，氧化层保护层1017也不能生长过薄，如果氧化层保护层1017生长过薄，则在后续的Silicide工艺中，过薄的氧化层保护层1017不足以阻挡硅与金属的反应，其中，静电防护区的N型离子起到了助长氧化层保护层1017生长的作用，使得静电防护区所在的多晶硅基层能够得到更好的保护。

　　如图10所示，形成金属硅化物结构层1018，包括以下具体步骤：采用Silicide工艺对去除氮化硅掩膜层的硅栅结构1010进行合金化处理，以形成金属硅化物结构层1018，主要工艺如下：

　　2〉沉积一层金属，该金属可以是钛(Ti)，或者钴(Co)，或者镍(Ni)；

　　3〉第一次快速热退火，让硅栅结构1010上的硅和金属发生反应，形成49相的金属硅化物，同时，其他的区域因为有氧化层保护层1017的覆盖，在此过程中，由于氧化层保护层1017不会和金属发生反应，所以氧化层保护层1017下的硅也不会和金属发生反应；

　　4〉用硫酸和双氧水的混合液，或者氨水和双氧水的混合液，去除氧化层保护层1017的上不反应的金属；

　　5〉第二次快速热退火，使49相的金属硅化物转化为电阻更低的54 相金属硅化物，以形成金属硅化物结构层1018，在形成金属硅化物结构层1018之后形成孔、金属连线和背金，以完成功率器件的制备。

　　以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何避免防静电二极管单元的防静电保护的作用失效，以及提升防静电二极管单元的防静电保护的效果的技术问题，因此，本发明提出了一种新的功率器件的制备方法和一种功率器件，通过在功率器件上形成N型基区的防静电二极管单元，有效地避免了在防静电二极管单元的多晶硅层上形成金属硅化物而导致保证防静电二极管单元的防静电保护作用失效，同时提升了防静电二极管单元的防静电保护的效果，从而保证功率器件的可靠性。

　　以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。