本申请涉及半导体技术领域，公开了一种氮化镓功率器件，包括：高掺杂硅衬底，高掺杂硅衬底上扩散有低掺杂漂移区，低掺杂漂移区上扩散有高掺杂接触区；氮化镓外延结构层，氮化镓外延结构层生长于高掺杂硅衬底的上表面，且沉积有氮化镓栅极区、第一欧姆接触金属以及第二欧姆接触金属，高掺杂硅衬底上沉积有第一隔离介质层以及第二隔离介质层；第一金属电极沉积于第一隔离介质层的一侧，其一端连接高掺杂硅衬底，另一端部分连接第一欧姆接触金属；第二金属电极沉积于第二隔离介质层的一侧，其一端连接高掺杂接触区，另一端部分连接第二欧姆接

　　第一导电类型的高掺杂硅衬底，所述高掺杂硅衬底上扩散有第二导电类型的低掺杂漂

　　移区，所述低掺杂漂移区位于所述高掺杂硅衬底的一侧，所述低掺杂漂移区上扩散有第二

　　氮化镓外延结构层，所述氮化镓外延结构层生长于所述高掺杂硅衬底的上表面且连接

　　所述低掺杂漂移区，所述氮化镓外延结构层上沉积有互不相接的氮化镓栅极区、第一欧姆

　　接触金属以及第二欧姆接触金属，所述氮化镓栅极区分别至所述第一欧姆接触金属和所述

　　第二欧姆接触金属的距离不等，所述高掺杂硅衬底上沉积有第一隔离介质层以及第二隔离

　　介质层，所述第一隔离介质层和所述第二隔离介质层分别配置于所述氮化镓外延结构层的

　　第一金属电极，沉积于所述第一隔离介质层的一侧，其一端连接所述高掺杂硅衬底，另

　　第二金属电极，沉积于所述第二隔离介质层的一侧，其一端连接所述高掺杂接触区，另

　　2.如权利要求1所述的氮化镓功率器件，其特征在于，所述氮化镓外延结构层包括依次

　　层叠的氮化铝成核层、氮化镓铝缓冲层、氮化镓沟道层以及氮化镓铝势垒层，所述氮化铝成

　　核层生长于所述高掺杂硅衬底的上表面，所述氮化镓栅极区、所述第一欧姆接触金属以及

　　所述第二欧姆接触金属连接于所述氮化镓铝势垒层的上表面，且所述第一欧姆接触金属和

　　3.如权利要求1所述的氮化镓功率器件，其特征在于，所述氮化镓外延结构层上沉积有

　　钝化介质层，所述钝化介质层分别连接所述氮化镓栅极区、所述第一欧姆接触金属以及所

　　4.如权利要求3所述的氮化镓功率器件，其特征在于，所述氮化镓栅极区为所述第一导

　　5.如权利要求1所述的氮化镓功率器件，其特征在于，所述氮化镓栅极区至所述第一欧

　　6.如权利要求1所述的氮化镓功率器件，其特征在于，所述第一隔离介质层的一端连接

　　所述高掺杂硅衬底，所述第一隔离介质层的另一端高于所述第一欧姆接触金属且与所述第

　　一欧姆接触金属的顶端部分连接；所述第二隔离介质层的一端分别连接所述低掺杂漂移区

　　和所述高掺杂接触区，所述第二隔离介质层的另一端高于所述第二欧姆接触金属且与所述

　　7.如权利要求6所述的氮化镓功率器件，其特征在于，所述第一金属电极与所述高掺杂

　　硅衬底连接的一端形成欧姆接触，其另一端高于所述第一隔离介质层；所述第二金属电极

　　与所述高掺杂接触区连接的一端形成欧姆接触，其另一端高于所述第二隔离介质层。

　　8.如权利要求1所述的氮化镓功率器件，其特征在于，所述高掺杂硅衬底、所述低掺杂

　　漂移区以及所述高掺杂接触区构成的PIN二极管具有阳极和阴极，所述高掺杂硅衬底为所

　　9.如权利要求8所述的氮化镓功率器件，其特征在于，当所述第二金属电极接高电位，

　　所述第一金属电极接低电位时，所述PIN二极管反向关断；当所述第二金属电极接低电位，

　　10.如权利要求1至9任一项所述的氮化镓功率器件，其特征在于，所述第一导电类型为

　　P型，所述第二导电类型为N型，所述第一欧姆接触金属为源极欧姆接触金属，所述第二欧姆

　　接触金属为漏极欧姆接触金属，所述第一金属电极为源极金属电极，所述第二金属电极为

　　[0002]在半导体功率器件种类中，相比硅基功率器件（如VDMOS等）而言，氮化镓功率器件

　　低功率损耗等优势，可以广泛用于高频电能转换系统中。但与硅基VDMOS器件相比，GaN

　　HEMT器件不具有反向二极管，其反向导通电压与阈值电压保持一致，通常远大于硅基反向

　　二极管的导通压降。而在Boost升压电路等应用中，通常需要外部并联续流二极管，这种外

　　部并联续流二极管的方式占用了较大的电路体积，且伴随的较长导线引入了寄生参数，从

　　[0003]鉴于此，本申请提供一种氮化镓功率器件，以解决电路外部并联续流二极管带来

　　杂漂移区，所述低掺杂漂移区位于所述高掺杂硅衬底的一侧，所述低掺杂漂移区上扩散有

　　第二导电类型的高掺杂接触区，所述高掺杂接触区位于所述低掺杂漂移区的一侧；

　　连接所述低掺杂漂移区，所述氮化镓外延结构层上沉积有互不相接的氮化镓栅极区、第一

　　欧姆接触金属以及第二欧姆接触金属，所述氮化镓栅极区分别至所述第一欧姆接触金属和

　　所述第二欧姆接触金属的距离不等，所述高掺杂硅衬底上沉积有第一隔离介质层以及第二

　　隔离介质层，所述第一隔离介质层和所述第二隔离介质层分别配置于所述氮化镓外延结构

　　[0005]本申请进一步设置为：所述氮化镓外延结构层包括依次层叠的氮化铝成核层、氮

　　化镓铝缓冲层、氮化镓沟道层以及氮化镓铝势垒层，所述氮化铝成核层生长于所述高掺杂

　　硅衬底的上表面，所述氮化镓栅极区、所述第一欧姆接触金属以及所述第二欧姆接触金属

　　连接于所述氮化镓铝势垒层的上表面，且所述第一欧姆接触金属和所述第二欧姆接触金属

　　[0006]本申请进一步设置为：所述氮化镓外延结构层上沉积有钝化介质层，所述钝化介

　　质层分别连接所述氮化镓栅极区、所述第一欧姆接触金属以及所述第二欧姆接触金属。

　　[0007]本申请进一步设置为：所述氮化镓栅极区为所述第一导电类型，且所述氮化镓栅

　　[0008]本申请进一步设置为：所述氮化镓栅极区至所述第一欧姆接触金属的距离小于所

　　[0009]本申请进一步设置为：所述第一隔离介质层的一端连接所述高掺杂硅衬底，所述

　　第一隔离介质层的另一端高于所述第一欧姆接触金属且与所述第一欧姆接触金属的顶端

　　部分连接；所述第二隔离介质层的一端分别连接所述低掺杂漂移区和所述高掺杂接触区，

　　所述第二隔离介质层的另一端高于所述第二欧姆接触金属且与所述第二欧姆接触金属的

　　[0010]本申请进一步设置为：所述第一金属电极与所述高掺杂硅衬底连接的一端形成欧

　　姆接触，其另一端高于所述第一隔离介质层；所述第二金属电极与所述高掺杂接触区连接

　　[0011]本申请进一步设置为：所述高掺杂硅衬底、所述低掺杂漂移区以及所述高掺杂接

　　触区构成的PIN二极管具有阳极和阴极，所述高掺杂硅衬底为所述PIN二极管的阳极，所述

　　[0012]本申请进一步设置为：当所述第二金属电极接高电位，所述第一金属电极接低电

　　位时，所述PIN二极管反向关断；当所述第二金属电极接低电位，所述第一金属电极接高电

　　[0013]本申请进一步设置为：所述第一导电类型为P型，所述第二导电类型为N型，所述第

　　一欧姆接触金属为源极欧姆接触金属，所述第二欧姆接触金属为漏极欧姆接触金属，所述

　　[0014]综上所述，与现有技术相比，本申请公开了一种氮化镓功率器件，高掺杂硅衬底上

　　扩散有位于其一侧的低掺杂漂移区，低掺杂漂移区上扩散有位于其一侧的高掺杂接触区，

　　氮化镓外延结构层生长于高掺杂硅衬底的上表面且连接低掺杂漂移区，氮化镓外延结构层

　　上的氮化镓栅极区、第一欧姆接触金属以及第二欧姆接触金属互不相接，其中，第一隔离介

　　质层和第二隔离介质层分别配置于氮化镓外延结构层的两侧，第一金属电极一端连接高掺

　　杂硅衬底，另一端部分连接第一欧姆接触金属，第二金属电极一端连接高掺杂接触区，另一

　　端部分连接第二欧姆接触金属。即通过上述设置，氮化镓功率器件形成PIN二极管结构，且

　　第一金属电极和第二金属电极可以分别与PIN二极管的阳极和阴极相连，当氮化镓功率器

　　件反向导通续流时，PIN二极管处于正向导通状态，由此可以获得低正向导通压降，进而实

　　现了器件端集成续流二极管，以解决电路外部并联续流二极管带来的大体积和寄生参数问

　　[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使

　　用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于

　　本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附

　　[0017]这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及

　　附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例

　　中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附

　　[0018]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排

　　他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而

　　且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有

　　的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该

　　要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具

　　有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以

　　[0019]应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

　　[0020]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅

　　为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以

　　[0021]在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示

　　的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描

　　述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，

　　因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不

　　[0022]以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，

　　[0023]如图1所示，本实施例的氮化镓功率器件具有第一导电类型的高掺杂硅衬底1，高

　　掺杂硅衬底1上扩散有第二导电类型的低掺杂漂移区2，低掺杂漂移区2上扩散有第二导电

　　类型的高掺杂接触区3，其中，低掺杂漂移区2配置于高掺杂硅衬底1的一侧，高掺杂接触区3

　　配置于低掺杂漂移区2的一侧，由此，高掺杂硅衬底1、低掺杂漂移区2以及高掺杂接触区3构

　　[0024]在具体实施过程中，高掺杂硅衬底1的上表面生长有氮化镓外延结构层4，氮化镓

　　外延结构层4延展并连接低掺杂漂移区2，其中，氮化镓外延结构层4上沉积有第一欧姆接触

　　金属6、第二欧姆接触金属7以及位于第一欧姆接触金属6和第二欧姆接触金属7之间的氮化

　　镓栅极区5，而氮化镓栅极区5、第一欧姆接触金属6以及第二欧姆接触金属7互不相接，且氮

　　[0025]进一步的，高掺杂硅衬底1上还沉积有第一隔离介质层8以及第二隔离介质层9，第

　　[0026]其中，氮化镓功率器件可以具有第一金属电极10以及第二金属电极11，第一金属

　　电极10沉积于第一隔离介质层8的一侧，其一端连接高掺杂硅衬底1，另一端部分连接第一

　　欧姆接触金属6，第二金属电极11沉积于第二隔离介质层9的一侧，其一端连接高掺杂接触

　　[0027]具体的，第一金属电极10沉积于第一隔离介质层8远离氮化镓外延结构层4的一

　　侧，第二金属电极11沉积于第二隔离介质层9远离氮化镓外延结构层4的一侧，即第一隔离

　　介质层8、第二隔离介质层9、第一金属电极10以及第二金属电极11在高掺杂硅衬底1上基于

　　[0028]基于前述的结构组成以及连接关系配置，本实施例的氮化镓功率器件形成PIN二

　　极管结构，且第一金属电极10和第二金属电极11可以分别与PIN二极管的阳极和阴极相连，

　　当氮化镓功率器件反向导通续流时，PIN二极管处于正向导通状态，由此可以获得低正向导

　　通压降，进而实现了器件端集成续流二极管，以解决电路外部并联续流二极管带来的大体

　　[0029]在具体实施过程中，氮化镓外延结构层4上沉积有钝化介质层16，钝化介质层16分

　　别连接氮化镓栅极区5、第一欧姆接触金属6以及第二欧姆接触金属7，其中，氮化镓栅极区5

　　[0030]进一步的，氮化镓外延结构层4可以包括依次层叠的氮化铝成核层12、氮化镓铝缓

　　冲层13、氮化镓沟道层14以及氮化镓铝势垒层15，其中，氮化铝成核层12生长于高掺杂硅衬

　　底1的上表面，则氮化镓栅极区5、第一欧姆接触金属6以及第二欧姆接触金属7连接于氮化

　　[0031]需要说明的是，第一欧姆接触金属6和第二欧姆接触金属7位于氮化镓铝势垒层15

　　的两侧，即第一欧姆接触金属6和第二欧姆接触金属7可以与氮化镓铝势垒层15的侧边保持

　　平齐，而层叠的氮化铝成核层12、氮化镓铝缓冲层13、氮化镓沟道层14以及氮化镓铝势垒层

　　[0032]其中，钝化介质层16在氮化镓铝势垒层15上分别连接氮化镓栅极区5、第一欧姆接

　　[0033]其中，第一欧姆接触金属6、第二欧姆接触金属7、氮化镓栅极区5和钝化介质层16

　　[0034]作为优先的，氮化镓栅极区5至第一欧姆接触金属6的距离小于氮化镓栅极区5至

　　[0035]在具体实施过程中，基于高掺杂硅衬底1的上表面生长的氮化镓外延结构层4，则

　　第一隔离介质层8的一端连接高掺杂硅衬底1，第一隔离介质层8的另一端高于第一欧姆接

　　触金属6且与第一欧姆接触金属6的顶端部分连接；第二隔离介质层9的一端分别连接低掺

　　杂漂移区2和高掺杂接触区3，第二隔离介质层9的另一端高于第二欧姆接触金属7且与第二

　　[0036]需要说明的是，第一金属电极10与高掺杂硅衬底1连接的一端形成欧姆接触，第一

　　金属电极10的另一端高于第一隔离介质层8，从而使得第一金属电极10的另一端部分连接

　　第一欧姆接触金属6的顶端，对应的，第二金属电极11与高掺杂接触区3连接的一端形成欧

　　姆接触，第二金属电极11的另一端高于第二隔离介质层9，从而使得第二金属电极11的另一

　　[0037]其中，第二隔离介质层9的一端分别连接低掺杂漂移区2和高掺杂接触区3，从而保

　　[0038]需要说明的是，高掺杂硅衬底1、低掺杂漂移区2以及高掺杂接触区3构成的PIN二

　　极管具有阳极和阴极，本实施例的高掺杂硅衬底1为PIN二极管的阳极，高掺杂接触区3为

　　[0039]当第二金属电极11接高电位，第一金属电极10接低电位时，PIN二极管反向关断；

　　当第二金属电极11接低电位，第一金属电极10接高电位时，PIN二极管正向导通。

　　[0040]可以理解的是，本实施例的第一导电类型可以为P型，第二导电类型可以为N型。

　　[0041]其中，第一欧姆接触金属6为源极欧姆接触金属，第二欧姆接触金属7为漏极欧姆

　　接触金属，即氮化镓栅极区5与源极欧姆接触金属之间的距离小于氮化镓栅极区5与漏极欧

　　[0042]其中，第一金属电极10为源极金属电极，第二金属电极11为漏极金属电极。

　　[0043]则以此为基础，高掺杂硅衬底1可以为P+硅衬底，低掺杂漂移区2可以为N‑漂移区，

　　高掺杂接触区3可以为N+接触区，由此，氮化镓功率器件的源极和漏极分别与PIN二极管的

　　CQ9电子 CQ9电子游戏官网

　　阳极和阴极相连，当氮化镓功率器件反向导通即续流时，PIN二极管处于正向导通状态，可

　　以获得低正向导通压降，实现器件端集成续流二极管，解决电路外部并联续流二极管带来

　　[0044]相关技术中的氮化镓功率器件与硅基VDMOS器件相比不具有反向二极管，其反向

　　导通电压与阈值电压保持一致，通常远大于硅基反向二极管的0.7V，本实施例氮化镓功率

　　器件由P+硅衬底、N‑漂移区以及N+接触区构成PIN二极管，则作为P+硅衬底的高掺杂硅衬底

　　1为PIN二极管的阳极，作为N+接触区的高掺杂接触区3为PIN二极管的阴极，而基于前述的

　　结构连接配置，作为源极金属电极的第一金属电极10连接PIN二极管的阳极，作为漏极金属

　　电极的第二金属电极11连接PIN二极管的阴极，由此，本实施例氮化镓功率器件在正常工作

　　时，即正向导通和反向关断时，作为漏极金属电极的第二金属电极11接高电位，作为源极金

　　属电极的第一金属电极10接低电位，此时PIN二极管处于反向关断状态，其击穿电压大于反

　　[0045]而当氮化镓功率器件反向导通即续流状态时，作为漏极金属电极的第二金属电极

　　11接低电位，作为源极金属电极的第一金属电极10接高电位，PIN二极管处于正向导通状

　　态，正向导通电压与硅基VDMOS器件保持一致，通常为0.7V，则远小于常规GaN

　　电压（如1.5V）；以此实现了器件端集成续流二极管，解决电路外部并联续流二极管带来的

　　[0046]本实施例的低掺杂漂移区2和高掺杂接触区3的离子掺杂浓度相差可以大于两个

　　数量级，单个数量级的离子浓度可以为1E13/cm³至1E15/cm³之间，或单个数量级的离子浓

　　[0047]本实施例的隔离介质层、钝化介质层可以包括氧化硅（SiO2）和/或氮化硅

　　（Si3N4），钝化介质层16作为氮化镓功率器件的表面处理的绝缘层，可以改善器件的性能和

　　稳定性，具体的，可以防止在氮化镓栅极区5表面积累电荷，从而减少器件中的漏电流和损

　　耗，以及根据良好的绝缘性能，在氮化镓栅极区5和欧姆接触金属之间提供电气隔离和保

　　[0048]需要说明的是，氮化镓外延结构层4包括的氮化铝成核层12、氮化镓铝缓冲层13、

　　氮化镓沟道层14以及氮化镓铝势垒层15；氮化铝成核层12位于高掺杂硅衬底1上表面，可以

　　提供一个适合氮化镓外延生长的起始表面；氮化镓铝缓冲层13位于氮化铝成核层12之上，

　　可以用于缓解晶格不匹配和应力差异，提高氮化镓晶体质量；氮化镓沟道层14是功率器件

　　的关键部分，可以用于电子输运和功率放大，且通过设定厚度和掺杂浓度，以实现所需的电

　　子流动特性；氮化镓铝势垒层15位于氮化镓沟道层14之上，用于形成电子输运的势垒结构，

　　[0049]本实施例的氮化镓栅极区5、第一欧姆接触金属6以及第二欧姆接触金属7互不相

　　接，且氮化镓栅极区5分别至第一欧姆接触金属6和第二欧姆接触金属7的距离不等，具体

　　的，氮化镓栅极区5至第一欧姆接触金属6的距离小于氮化镓栅极区5至第二欧姆接触金属7

　　[0050]关于本实施例氮化镓功率器件的制备流程，可以通过如下步骤制备，具体的：

　　及扩散，从而得到高掺杂硅衬底1、低掺杂漂移区2以及高掺杂接触区3，其中，低掺杂漂移区

　　2配置于高掺杂硅衬底1的一侧，高掺杂接触区3配置于低掺杂漂移区2的一侧，由此，高掺杂

　　[0051]基于高掺杂硅衬底1，在高掺杂硅衬底1上生长氮化镓外延结构层4，氮化镓外延结

　　构层4可以包括氮化铝成核层12、氮化镓铝缓冲层13、氮化镓沟道层14以及氮化镓铝势垒层

　　[0052]其中，氮化镓外延结构层4还可以包括位于氮化镓铝势垒层15上的氮化镓牺牲层。

　　[0053]基于氮化镓外延结构层4，对非栅极区域的氮化镓牺牲层进行刻蚀，得到氮化镓栅

　　[0054]在氮化镓外延结构层4上对应氮化镓功率器件的源极区域和漏极区域进行欧姆金

　　CQ9电子 CQ9电子游戏官网

　　属层沉积，得到第一欧姆接触金属6以及第二欧姆接触金属7，其中，氮化镓栅极区5、第一欧

　　姆接触金属6以及第二欧姆接触金属7互不相接，且氮化镓栅极区5分别至第一欧姆接触金

　　[0055]对氮化镓外延结构层4的两侧进行刻蚀以形成硅通孔区域，在硅通孔区域内沉积

　　第一隔离介质层8和第二隔离介质层9以及第一金属电极10和第二金属电极11，其中，第一

　　隔离介质层8和第二隔离介质层9分别配置于氮化镓外延结构层4的两侧，第一金属电极10

　　沉积于第一隔离介质层8的一侧，其一端连接高掺杂硅衬底1，另一端部分连接第一欧姆接

　　触金属6，第二金属电极11沉积于第二隔离介质层9的一侧，其一端连接高掺杂接触区3，另

　　[0056]由此形成的氮化镓功率器件具有PIN二极管结构，且第一金属电极10和第二金属

　　电极11可以分别与PIN二极管的阳极和阴极相连，当氮化镓功率器件反向导通续流时，PIN

　　二极管处于正向导通状态，由此可以获得低正向导通压降，进而实现了器件端集成续流二

　　极管，以解决电路外部并联续流二极管带来的大体积和寄生参数问题，提升电路性能。

　　[0057]其中，在刻蚀以形成硅通孔区域之前，对硅衬底的非有源区进行离子注入以形成

　　隔离区域，具体的：在氮化镓外延结构层4上沉积钝化介质层16，钝化介质层16分别连接氮

　　化镓栅极区5和第一欧姆接触金属6，以及氮化镓栅极区5和第二欧姆接触金属7。

　　[0059]以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方

　　式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域

　　的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所

　　2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

　　3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

　　4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　　2026年事业单位A类综合应用能力深度专项训练试卷（附答案）.docx

　　2025年中国质量协会质量专业能力考试（六西格玛黑带）练习题及答案四.docx

　　原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者