[0001]本发明涉及一种沟槽功率器件结构及其制造方法，属于半导体制造技术领域。

　　[0002]目前，高压功率器件DMOS、IGBT作为第三代电力电子产品，由于其频率高、速度快、效率高以及可靠性好等优点而被广泛应用于电力电子领域，尤其是工业电子、家电业以及消费电子诸领域都有它们的用武之地，在开关电源电路、整流电路以及驱动电路中都离不开它们的身影。衡量功率器件的两个主要参数是电压与电流。现代工艺水平的提高以及新型技术的开发使功率器件获得各项性能指标上的提高，随着功率器件进一步向高压大电流方向发展，其市场将会越来越广阔。

　　[0003]自从功率器件问世以来，提高其反向耐压能力一直是一个重要课题。功率器件的耐压能力由两部分组成:一是有源区耐压，二是终端耐压，其中任何一方耐压不够，就没办法满足要求。耐压问题往往出在终端。有源区的耐压问题相对比较简单，由近似平面P/N结决定，只要选择合适的材料与工艺，一般不会出现问题。而终端耐压则不然，它不仅与材料和工艺有关，还和器件的终端结构以及表面环境有关，所以需要做特殊处理。如图1所示为不做任何改进的终端结构，由于等势面弯曲，电场汇集，抬高局部电场，致使耐压降低。为了解决这个问题便出现了很多新结构以提高终端耐压能力，比如:场板(field plate,FP)、场限环(field limited ring，FLR)、结终端扩展(junct1n terminat1n extent1n，JTE)、沟槽隔离(trench isolat1n,TI)以及横向变惨杂(rariat1n of lateral doping,VLD)等等。以上所提及的改进结构，其基本思路无外乎增大等势面曲率半径，以达到降低表面电场或结电场的作用。

　　[0004]如今，人们采取以上所述的终端结构或其中几个的组合结构，设计出许多符合要求的功率器件。但总体来讲，每个终端结构都有其优点，又有其不足。比如场限环结构的优点是工艺相对简单，而缺点是占用面积大及受环境影响较大，需要覆盖保护层；如图2所示的为场限环结构利用横向电场扩展来增大等势面的曲率半径以达到提高耐压的目的，此方法比较占用面积并且需要根据耐压的不同来调节结构与工艺，所以相对较复杂，不具有通用性。除此之外其还有个缺点就是对表面环境较敏感，表面中的正负离子都会影响其性能，为了解决这个问题一般需要增加一层或数层介质对其进行保护。再比如沟槽隔离在低压器件中是可行的，因为电压较低，耗尽层不会绕过沟槽底部而往外延伸，但随着电压的加大，耗尽层也跟着往下扩展，就会有绕过沟槽的风险，为了解决这个风险，只有加深沟槽，这样同时会带来沟槽底部容易过早击穿问题，如此便形成了沟槽底部击穿与P-N结击穿无法同时满足的问题，所以沟槽隔离只可以适用于低压产品。基于各种终端结构的优缺点，发明本专利，可以很好吸取它们的优点而又能克服它们的缺点，做到工艺简单，成本低廉，占用面积非常少且具有很宽的电压适应范围等优点。

　　[0005]本发明所要解决的技术问题是克服现有技术上的缺陷，提供一种沟槽功率器件结构的制造方法，它工艺简单，实施成本小，并且通过该方法制备的沟槽功率器件结构的终端尺寸小，漏电小，耐压能力更强。

　　[0006]本发明解决上述技术问题采取的技术方案是:一种沟槽功率器件结构的制造方法，该方法的步骤如下:

　　[0009](c)在其表面生长氧化层，位于终端沟槽内的氧化层为终端氧化层，再在终端沟槽上的终端氧化层内沉积多晶硅；

　　[0010](d)去除终端沟槽内侧以里的氧化层，使半导体衬底上终端沟槽的内侧以里形成有源区，终端沟槽的内侧以外形成终端保护区；

　　[0011](e)在所述的有源区内形成栅沟槽，并使该栅沟槽比终端沟槽浅，再在栅沟槽内生长栅极氧化层，并在栅沟槽中的栅极氧化层内沉积多晶硅；

　　[0013](g)再在整个表面上生长氧化层，并且和原表面的氧化层组合形成隔离层；

　　[0014](h)再形成源极接触金属层使源极接触金属层与源区电性接触和形成栅极接触金属层使栅极接触金属层与多晶硅电性接触。

　　[0016](hi)采用光刻方法光刻出延伸至源区的孔形成源极接触孔和光刻出延伸至多晶硅的栅极接触孔；

　　[0017](h2)再在表面制备源极接触金属层使其具有源极凸起，并且该源极凸起配合在源极接触孔内，以及制备栅极接触金属层使其具有栅极凸起，并且该栅极凸起配合在栅极接触孔内。

　　[0019](bl)在半导体衬底的表面上生长氧化层作为硬掩膜，并采用终端沟槽光刻版刻蚀表面，形成终端沟槽；

　　[0021]进一步，在所述的步骤(d)中，采用有源区光刻版把终端沟槽内侧以里的氧化层完全去除。

　　[0022]进一步，在所述的步骤(e)中，先在表面生长氧化层作为硬掩膜，并采用栅沟槽光刻版刻蚀表面，形成栅沟槽；再完全去除该硬掩膜。

　　[0023]本发明还提供了一种该沟槽功率器件结构的制造方法制造的沟槽功率器件结构，它包括半导体衬底，所述的半导体衬底具有:

　　[0024]终端保护区，终端保护区内形成有终端沟槽，终端沟槽的内壁上形成有终端氧化层，终端氧化层内具有多晶硅；

　　[0025]有源区，其位于终端沟槽的内侧以里，并且包括源区和体区，源区位于体区的上方，有源区内形成有栅沟槽，并且该栅沟槽比终端沟槽浅，栅沟槽的内壁上形成有栅极氧化层，栅极氧化层内具有多晶硅；

　　[0028]隔离层，其设置在源极接触金属层与多晶硅之间，以及设置在栅极接触金属层和源区之间。

　　[0029]进一步，所述的源极接触金属层具有源极凸起，所述的源区上设置有源极接触孔，所述的源极接触金属层的源极凸起穿过隔离层后配合在源极接触孔内。

　　[0030]进一步，所述的栅极接触金属层具有栅极凸起，所述的多晶硅上设置有栅极接触孔，所述的栅极接触金属层的栅极凸起穿过隔离层后配合在栅极接触孔内。

　　[0032]1、工艺简单，成本低，只用到五块光刻版就可以完成器件制作，与传统相比节省了两块光刻版。

　　[0033]2、终端尺寸小。如图3所示为30VNM0S TFP终端图，1um的终端就能实现30V耐压，而传统技术要实现同等性能，尺寸至少为40um，所以本终端保护区仅占传统的1/4，甚至可以做到更小。

　　[0034]3、漏电小。如图4所示，细虚线V MOSFET的击穿电压曲线，粗虚线为本终端保护区的击穿曲线。从图中明显看出，相同条件下，本发明比传统结构的漏电低至少一个数量级。

　　CQ9电子 CQ9电子游戏官网

　　[0035]4、耐压能力更强，如图4所示，相同条件下，传统技术在34V击穿，而本发明到40V击穿。

　　[0038]图3为本发明的沟槽功率器件结构的10μ m的终端保护区的结构示意图；

　　[0045]为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。

　　[0046]如图5?8所示，一种沟槽功率器件结构的制造方法，该方法的步骤如下: