【专利摘要】本实用新型公开一种优化栅N沟道VDMOS功率器件，其包括n型衬底、位于n型衬底背面的第一金属电极、位于n型衬底正面的n型外延层、位于n型外延层上的优化栅结构、以及位于优化栅结构上的第二金属电极，第一金属电极作为该VDMOS功率器件的漏极，第二金属电极作为该VDMOS功率器件的源极；所述优化栅结构包括p阱、n-jfet区、栅氧化层、多晶硅栅、n+源区以及p+接触区，p阱设于n型外延层内；n+源区和p+接触区设于p阱内；多晶硅栅设置于n型外延层的上方；n-jfet区设置于多晶硅栅的下方，且设于p阱元胞之间；栅氧化层设置于多晶硅栅和n型外延层之间。通过采用上述结构，有效的解决了耐压、导通电阻和寄生电容三者的矛盾，减小了VDMOS功率器件本身的功率损耗。

　　[0001]本实用新型涉及一种VDMOS功率器件，属于微电子【技术领域】。

　　[0002]VDMOS功率器件由于具有高输入阻抗、高开关速度快、低驱动电流小、优越的频率特性以及低噪声等优点，已广泛应用于高频功率电子【技术领域】，其中作为开关电源中的开关器件是它的重要用途之一。

　　[0003]但是常规的VDMOS功率器件因其技术条件的限制，具有天生的缺点，即导通电阻随耐压的增长导致功耗的急剧增加。因此，目前对于高频VDMOS功率器件的实现，还是设计上的一个难点。为了减小VDMOS功率器件本身的功率损耗，希望VDMOS功率器件的导通电阻越小越好；同时为了提高应用频率，要求VDMOS的寄生电容，尤其是器件元胞P阱间的栅漏电容也要尽可能小。

　　[0004]因此，对于高频VDMOS功率器件的设计，需要解决耐压、导通电阻和寄生电容三者的矛盾，要求VDMOS功率器件的各个结构参数做到尽可能的最优化设计，从而实现最优性倉泛。

　　[0005]因此，针对上述的问题，本实用新型提出一种优化栅N沟道VDMOS功率器件，对现有的VDMOS功率器件的结构进行改进，实现最优化设计，从而减小VDMOS功率器件本身的功

　　[0006]为了解决上述技术问题，本实用新型所采用的技术方案是，一种优化栅N沟道VDMOS功率器件，包括η型衬底、位于η型衬底背面的第一金属电极、位于η型衬底正面的η型外延层、位于η型外延层上的优化栅结构、以及位于优化栅结构上的第二金属电极，第一金属电极作为该VDMOS功率器件的漏极，第二金属电极作为该VDMOS功率器件的源极；其中，所述优化栅结构包括P阱、n- jfet区、栅氧化层、多晶硅栅、η+源区以及p+接触区，ρ阱设于η型外延层内；η+源区和ρ+接触区设于ρ阱内；多晶硅栅设置于η型外延层的上方；n- jfet区设置于多晶硅栅的下方，且设于ρ阱的元胞之间；栅氧化层设置于多晶硅栅和η型外延层之间。

　　[0007]进一步的，所述ρ阱包括ρ阱A注入区和ρ阱B注入区，ρ阱A注入区包覆η+源区和P+接触区，P讲B注入区设于P讲A注入区和n- jfet区之间。

　　[0008]进一步的，所述优化栅结构还包括绝缘保护层，该绝缘保护层覆盖在所述η型外延层上，且包覆所述多晶硅栅。进一步的，所述绝缘保护层是低温淀积绝缘保护层。更进一步的，所述绝缘保护层是掺磷二氧化硅绝缘保护层。

　　[0009]进一步的，为了考虑重掺杂η型衬底的反扩散，提高器件击穿电，所述η型外延层的厚度范围是48um-58um。优选的,所述η型外延层的厚度是52um。

　　[0010]与普通VDMOS功率器件相比，本实用新型具有如下有益效果:通过设置P阱A注入区和P阱B注入区实现的P阱，可利用多晶硅栅各向同性刻蚀工艺对P阱进行两次注入，有效控制P阱退火后的横向扩散结深，实现了短栅即短P阱元胞间距目的，从而降低反向传输电容Crss,提高器件的开关速度；同时该结构还增大了 n- jfet区，从而提高了 jfet注入剂量，进而抑制了因短多晶硅栅结构而导致的n- jfet区电阻增大效应。因此，本实用新型通过采用上述结构，有效的解决了耐压、导通电阻和寄生电容三者的矛盾，减小了 VDMOS功率器件本身的功率损耗。本实用新型具有结构简单，制备方便，成本低和产品质量易保证等诸多优点，具有很强的经济性和实用性。

　　[0013]作为一个具体实例，参见图1，本实用新型的一种优化栅N沟道VDMOS功率器件，包括重掺杂η型衬底1、η型外延层2、n- jfet区3、栅氧化层4、多晶娃栅5、ρ讲6、ρ+接触区7、η+源区8、掺磷二氧化硅绝缘保护层9、第二金属电极10、第一金属电极11。ρ阱6包括P阱A注入区6a和ρ阱B注入区6b。

　　[0014]其中，第一金属电极11，亦可称为漏极金属电极，作为该VDMOS功率器件的漏极；n型衬底I，设置于所述第一金属电极11上；η型外延层2，设置于所述η型衬底I上；n_ jfet区3,设置于多晶娃栅5下方，ρ讲6兀胞之间；栅氧化层4,设置于多晶娃栅5和η型外延层2之间；多晶硅栅5，设置于η型外延层2上方；ρ阱A注入区6a和ρ阱B注入区6b设置于所述η型外延层2内；ρ+接触区7，设置于ρ阱6内；η+源区8，设置于ρ阱6内；掺磷二氧化硅绝缘保护层9覆盖在所述η型外延层2上，且包覆所述多晶硅5 ;第二金属电极10，亦可称为源极金属铝电极，作为该VDMOS功率器件的源极。

　　[0015]具体在制作上述优化栅N沟道VDMOS功率器件时，首先在重掺杂η型衬底I上生长η型外延层2，在η型外延层2上注入n_ jfet区3，通过热氧化形成栅氧化层4，在栅氧化层4上淀积多晶硅栅5作为栅极导电层，利用多晶硅栅4各向同性刻蚀工艺在去光刻胶工艺步骤前后向P阱A注入区6a和ρ阱B注入区6b进行两次ρ阱注入，在ρ阱6中注入P+接触区7和η+源区8，低温淀积一掺磷二氧化硅绝缘保护层9在η型外延层2和多晶硅栅5上作为绝缘保护层，器件通过接触孔由第二金属电极10分别将源极和多晶硅栅极引出作为连线，源极和多晶硅栅极通过掺磷二氧化硅绝缘保护层9来隔离，漏极通过第一金属电极11引出作为连线可采用金属铝实现。

　　[0016]本实施例中，所述的η型外延层的厚度范围是48um-58um。一个较佳的厚度是52um，充分考虑重掺杂η型衬底的反扩散，提高了器件击穿电压。

　　[0017]尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。

　　1.一种优化栅N沟道VDMOS功率器件，其特征在于:包括η型衬底、位于η型衬底背面的第一金属电极、位于η型衬底正面的η型外延层、位于η型外延层上的优化栅结构、以及位于优化栅结构上的第二金属电极，第一金属电极作为该VDMOS功率器件的漏极,第二金属电极作为该VDMOS功率器件的源极；其中，所述优化栅结构包括P阱、n- jfet区、栅氧化层、多晶娃栅、η+源区以及ρ+接触区，P讲设于η型外延层内；η+源区和ρ+接触区设于ρ阱内；多晶硅栅设置于η型外延层的上方；n- jfet区设置于多晶硅栅的下方，且设于ρ阱的元胞之间；栅氧化层设置于多晶硅栅和η型外延层之间。

　　2.根据权利要求1所述的优化栅N沟道VDMOS功率器件，其特征在于:所述P阱包括P阱A注入区和ρ阱B注入区，ρ阱A注入区包覆η+源区和ρ+接触区，ρ阱B注入区设于ρ讲A注入区和n- jfet区之间。

　　3.根据权利要求1所述的优化栅N沟道VDMOS功率器件，其特征在于:所述优化栅结构还包括绝缘保护层，该绝缘保护层覆盖在所述η型外延层上，且包覆所述多晶硅栅。

　　4.根据权利要求3所述的优化栅N沟道VDMOS功率器件，其特征在于:所述绝缘保护层是低温淀积绝缘保护层。

　　CQ9电子官方网站 CQ9平台

　　5.根据权利要求4所述的优化栅N沟道VDMOS功率器件，其特征在于:所述绝缘保护层是掺磷二氧化硅绝缘保护层。

　　6.根据权利要求1-5任一所述的优化栅N沟道VDMOS功率器件，其特征在于:所述η型外延层的厚度范围是48um-58um。

　　7.根据权利要求6所述的优化栅N沟道VDMOS功率器件，其特征在于:所述η型外延层的厚度是52um。